Разработка и реализация нейросетевого классификатора на ПЛИС

Разработка и реализация нейросетевого классификатора на ПЛИС

Bibliographic Details
Parent link:Технологии Microsoft в теории и практике программирования: сборник трудов XII Всероссийской научно-практической конференции студентов, аспирантов и молодых ученых, г.Томск, 25-26 марта 2015 г./ Национальный исследовательский Томский политехнический университет (ТПУ), Институт кибернетики ; ред. кол. А. В. Лиепиньш [и др.]. [С. 132-133].— , 2015
Main Author: Шумихин В. С.
Corporate Author: Национальный исследовательский Томский политехнический университет (ТПУ) Институт кибернетики (ИК) Кафедра вычислительной техники (ВТ)
Other Authors: Григорьев Д. С. Дмитрий Сергеевич (727)
Summary:Заглавие с титульного листа.
Developed a prototype of fragment cascaded neural network with direct serial connections with selectable the activation function of neurons. Fragment executed on programmable logic device (type fieldprogrammable gate array, FPGA) Cyclone 3 (EP3C55) from Altera. It is given a method of designing a fragment of a neural network in the CAD Quartus II 9.1.
Published: 2015
Series:Интеллектуальные системы и технологии
Subjects:
электронный ресурс
труды учёных ТПУ
нейронные сети
программируемые устройства
логические устройства
аппаратная реализация
ПЛИС
Online Access:http://earchive.tpu.ru/handle/11683/23835
http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf
Format: Electronic Book Chapter
KOHA link:https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=614565

Similar Items

Similar Items