Разработка и реализация нейросетевого классификатора на ПЛИС

Разработка и реализация нейросетевого классификатора на ПЛИС

Dettagli Bibliografici
Parent link:Технологии Microsoft в теории и практике программирования.— 2015.— [С. 132-133]
Autore principale: Шумихин В. С.
Ente Autore: Национальный исследовательский Томский политехнический университет (ТПУ) Институт кибернетики (ИК) Кафедра вычислительной техники (ВТ)
Altri autori: Григорьев Д. С. Дмитрий Сергеевич (727)
Riassunto:Заглавие с титульного листа.
Developed a prototype of fragment cascaded neural network with direct serial connections with selectable the activation function of neurons. Fragment executed on programmable logic device (type fieldprogrammable gate array, FPGA) Cyclone 3 (EP3C55) from Altera. It is given a method of designing a fragment of a neural network in the CAD Quartus II 9.1.
Lingua:russo
Pubblicazione: 2015
Serie:Интеллектуальные системы и технологии
Soggetti:
электронный ресурс
труды учёных ТПУ
нейронные сети
программируемые устройства
логические устройства
аппаратная реализация
ПЛИС
Accesso online:http://earchive.tpu.ru/handle/11683/23835
http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf
Natura: Elettronico Capitolo di libro
KOHA link:https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=614565

Accesso online

http://earchive.tpu.ru/handle/11683/23835
http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf

Documenti analoghi