Исследование программных и аппаратных реализаций алгоритмов вычисления контрольной суммы CRC
| Parent link: | Наука будущего - наука молодых: сборник тезисов докладов на конференции III Всероссийский научный форум, Нижний Новгород, 12-14 сентября 2017 г..— , 2017 Т. 1.— 2017.— [С. 127-128] |
|---|---|
| Main Author: | |
| Corporate Author: | |
| Summary: | Заглавие с экрана Такие как CRC. Во многих стандартизированных протоколах (Ethernet, ZigBee) уже реализованы алгоритмы вычисления контрольной суммы CRC. Однако при построении системы передачи данных на микроконтроллерах и программируемых логических интегральных схемах (ПЛИС) с дефицитом ресурсов существующие решения могут не удовлетворять требованиям по быстродействию и требуемому объему памяти для реализации.Для решения поставленной проблемы разработан, а также программно и аппаратно (на ПЛИС) реализован матричный алгоритм вычисления CRC, позволяющий обеспечивать контроль целостности данных в системах на основе микроконтроллеров и ПЛИС с дефицитом ресурсов. Проведено исследование и сравнение программных и аппаратных реализаций существующих алгоритмов (классический, табличный) с матричным по быстродействию и требуемому объёму памяти. Установлено, что программная реализация матричного алгоритма требует меньше ресурсов памяти, а его некоторые модификации показывают лучшее быстродействие по сравнению с табличным алгоритмом. Режим доступа: по договору с организацией-держателем ресурса |
| Language: | Russian |
| Published: |
2017
|
| Subjects: | |
| Online Access: | https://elibrary.ru/item.asp?id=32571169 |
| Format: | Electronic Book Chapter |
| KOHA link: | https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=657890 |