Разработка и аппаратная реализация декодера помехоустойчивого полиномиального кода (15, 8, 3), исправляющего пакетные ошибки, на ПЛИС; Информационные технологии в науке, управлении, социальной сфере и медицине; Ч. 1

Մատենագիտական մանրամասներ
Parent link:	Информационные технологии в науке, управлении, социальной сфере и медицине: сборник научных трудов III Международной научной конференции, 23-26 мая 2016 г., Томск.— , 2016 Ч. 1.— 2016.— [С. 736-738]
Հիմնական հեղինակ:	Рыжова С. Е. Светлана Евгеньевна
Համատեղ հեղինակ:	Национальный исследовательский Томский политехнический университет (ТПУ) Институт кибернетики (ИК) Кафедра вычислительной техники (ВТ)
Այլ հեղինակներ:	Мальчуков А. Н. Андрей Николаевич (научный руководитель), Мыцко Е. А. Евгений Алексеевич
Ամփոփում:	Заглавие с титульного экрана This article presents the structure, on which based the implementation of highspeed error-correcting decoder by polynomial code, which can correct burst errors, based on the cyclic decoding algorithm. In order to increase the decoder performance, a series circuit has been replaced by the combination. In addition to implementation, decoder was tested to confirm its efficiency in finding and correcting the burst errors, which can reach three consecutive bits. Also, in order to ensure its performance, was carried out comparative analysis of the combinational circuit and decoder, correcting the same number of errors, but with the memory elements. A comparative analysis clearly received confirmation of the decoder performance, built on combinational logic circuits without using of memory elements.
Լեզու:	ռուսերեն
Հրապարակվել է:	2016
Շարք:	Информационные технологии в телекоммуникационных и облачных вычислениях
Խորագրեր:	труды учёных ТПУ электронный ресурс дешифраторы комбинационные схемы ПЛИС помехоустойчивые коды алгоритмы
Առցանց հասանելիություն:	http://earchive.tpu.ru/handle/11683/31403
Ձևաչափ:	Էլեկտրոնային Գրքի գլուխ
KOHA link:	https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=619592

Նկարագրություն
Ամփոփում:	Заглавие с титульного экрана This article presents the structure, on which based the implementation of highspeed error-correcting decoder by polynomial code, which can correct burst errors, based on the cyclic decoding algorithm. In order to increase the decoder performance, a series circuit has been replaced by the combination. In addition to implementation, decoder was tested to confirm its efficiency in finding and correcting the burst errors, which can reach three consecutive bits. Also, in order to ensure its performance, was carried out comparative analysis of the combinational circuit and decoder, correcting the same number of errors, but with the memory elements. A comparative analysis clearly received confirmation of the decoder performance, built on combinational logic circuits without using of memory elements.

Նմանատիպ նյութեր