Разработка и реализация нейросетевого классификатора на ПЛИС
| Parent link: | Технологии Microsoft в теории и практике программирования: сборник трудов XII Всероссийской научно-практической конференции студентов, аспирантов и молодых ученых, г.Томск, 25-26 марта 2015 г./ Национальный исследовательский Томский политехнический университет (ТПУ), Институт кибернетики ; ред. кол. А. В. Лиепиньш [и др.]. [С. 132-133].— , 2015 |
|---|---|
| Tác giả chính: | |
| Tác giả của công ty: | |
| Tác giả khác: | |
| Tóm tắt: | Заглавие с титульного листа. Developed a prototype of fragment cascaded neural network with direct serial connections with selectable the activation function of neurons. Fragment executed on programmable logic device (type fieldprogrammable gate array, FPGA) Cyclone 3 (EP3C55) from Altera. It is given a method of designing a fragment of a neural network in the CAD Quartus II 9.1. |
| Được phát hành: |
2015
|
| Loạt: | Интеллектуальные системы и технологии |
| Những chủ đề: | |
| Truy cập trực tuyến: | http://earchive.tpu.ru/handle/11683/23835 http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf |
| Định dạng: | Điện tử Chương của sách |
| KOHA link: | https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=614565 |