Разработка и реализация нейросетевого классификатора на ПЛИС; Технологии Microsoft в теории и практике программирования

Разработка и реализация нейросетевого классификатора на ПЛИС; Технологии Microsoft в теории и практике программирования

Dades bibliogràfiques
Parent link:Технологии Microsoft в теории и практике программирования.— 2015.— [С. 132-133]
Autor principal: Шумихин В. С.
Autor corporatiu: Национальный исследовательский Томский политехнический университет (ТПУ) Институт кибернетики (ИК) Кафедра вычислительной техники (ВТ)
Altres autors: Григорьев Д. С. Дмитрий Сергеевич (научный руководитель)
Sumari:Заглавие с титульного листа.
Developed a prototype of fragment cascaded neural network with direct serial connections with selectable the activation function of neurons. Fragment executed on programmable logic device (type fieldprogrammable gate array, FPGA) Cyclone 3 (EP3C55) from Altera. It is given a method of designing a fragment of a neural network in the CAD Quartus II 9.1.
Idioma:rus
Publicat: 2015
Col·lecció:Интеллектуальные системы и технологии
Matèries:
электронный ресурс
труды учёных ТПУ
нейронные сети
программируемые устройства
логические устройства
аппаратная реализация
ПЛИС
Accés en línia:http://earchive.tpu.ru/handle/11683/23835
http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf
Format: MixedMaterials Electrònic Capítol de llibre
KOHA link:https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=614565

Internet

http://earchive.tpu.ru/handle/11683/23835
http://www.lib.tpu.ru/fulltext/c/2015/C28/057.pdf

Ítems similars