Тестирование комбинационных схем с неисправностью типа задержка пути

Detalhes bibliográficos
Parent link:Информационные технологии в науке, управлении, социальной сфере и медицине: сборник научных трудов II Международной конференции, 19-22 мая 2015 г., Томск/ Национальный исследовательский Томский политехнический университет (ТПУ) ; ред. кол. О. Г. Берестнева [и др.]. [С. 209-210].— , 2015
Autor principal: Селиванов П. Е.
Autor Corporativo: Национальный исследовательский Томский политехнический университет (ТПУ)
Resumo:Заглавие с титульного экрана
In this paper the problems of path delay faults are analyzed. Multi-valued alphabet approach is presented. The combinational circuit was tested using multi-valued alphabet and the test vectors are analyzed.
Publicado em: 2015
Colecção:Информационные системы и технологии
Assuntos:
Acesso em linha:http://earchive.tpu.ru/handle/11683/17336
http://www.lib.tpu.ru/fulltext/c/2015/C24/092.pdf
Formato: Recurso Electrónico Capítulo de Livro
KOHA link:https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=613802

MARC

LEADER 00000naa2a2200000 4500
001 613802
005 20231101132757.0
035 |a (RuTPU)RU\TPU\conf\11959 
035 |a RU\TPU\conf\11957 
090 |a 613802 
100 |a 20150901d2015 k y0rusy50 ca 
101 0 |a rus  |d eng 
102 |a RU 
105 |a y z 101zy 
135 |a drcn ---uucaa 
181 0 |a i  
182 0 |a b 
200 1 |a Тестирование комбинационных схем с неисправностью типа задержка пути  |d Path delay fault testing for combinational circuits  |f П. Е. Селиванов 
203 |a Текст  |c электронный 
225 1 |a Информационные системы и технологии 
230 |a 1 компьютерный файл (pdf; 391 Kb) 
300 |a Заглавие с титульного экрана 
320 |a [Библиогр.: с. 210 (5 назв.)] 
330 |a In this paper the problems of path delay faults are analyzed. Multi-valued alphabet approach is presented. The combinational circuit was tested using multi-valued alphabet and the test vectors are analyzed. 
337 |a Adobe Reader 
463 0 |0 (RuTPU)RU\TPU\conf\11725  |t Информационные технологии в науке, управлении, социальной сфере и медицине  |o сборник научных трудов II Международной конференции, 19-22 мая 2015 г., Томск  |f Национальный исследовательский Томский политехнический университет (ТПУ) ; ред. кол. О. Г. Берестнева [и др.]  |v [С. 209-210]  |d 2015 
510 1 |a Path delay fault testing for combinational circuits  |z eng 
610 1 |a труды учёных ТПУ 
610 1 |a электронный ресурс 
610 1 |a тестирование 
610 1 |a комбинационные схемы 
610 1 |a проектирование 
610 1 |a цифровые устройства 
610 1 |a логические схемы 
700 1 |a Селиванов  |b П. Е. 
712 0 2 |a Национальный исследовательский Томский политехнический университет (ТПУ)  |c (2009- )  |2 stltpush  |3 (RuTPU)RU\TPU\col\15902 
801 2 |a RU  |b 63413507  |c 20210129  |g RCR 
856 4 |u http://earchive.tpu.ru/handle/11683/17336 
856 4 |u http://www.lib.tpu.ru/fulltext/c/2015/C24/092.pdf 
942 |c BK