ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры
| Autor principal: | |
|---|---|
| Sumari: | В книге рассмотрены вопросы практического применения ПЛИС фирмы «Altera» при разработке цифровых устройств. Приведены краткие сведения об особенностях архитектуры и временных параметрах устройств. Рассмотрены САПР MAX+PLUS II и Quartus, языки описания аппаратуры AHDL, VHDL, VERILOG HDL. Приводятся примеры описания цифровых устройств на языках высокого уровня, а также примеры реализации некоторых алгоритмов. Приведены сведения о современных интерфейсах передачи данных, даны рекомендации по разработке печатных плат. Цель книги - помочь начинающему разработчику в выборе элементной базы и дать представление о технологии проектирования устройств на ПЛИС. Книга из коллекции ДМК Пресс - Инженерно-технические науки |
| Publicat: |
Москва, ДМК Пресс, 2010
|
| Edició: | 3-е изд. |
| Matèries: | |
| Accés en línia: | http://e.lanbook.com/books/element.php?pl1_id=60976 https://e.lanbook.com/img/cover/book/60976.jpg |
| Format: | Electrònic Llibre |
MARC
| LEADER | 00000nam0a2200000 i 4500 | ||
|---|---|---|---|
| 001 | 60976 | ||
| 010 | |a 978-5-94120-112-9 | ||
| 100 | |a 20250516d2010 k y0rusy01020304ca | ||
| 101 | 0 | |a rus | |
| 102 | |a RU | ||
| 105 | |a y z 000zy | ||
| 106 | |a z | ||
| 200 | 1 | |a ПЛИС фирмы Altera: элементная база, система проектирования и языки описания аппаратуры |b Электронный ресурс |f Стешенко В. Б. | |
| 205 | |a 3-е изд. | ||
| 210 | |a Москва |b Москва |c ДМК Пресс |d 2010 | ||
| 215 | |a 573 с. | ||
| 330 | |a В книге рассмотрены вопросы практического применения ПЛИС фирмы «Altera» при разработке цифровых устройств. Приведены краткие сведения об особенностях архитектуры и временных параметрах устройств. Рассмотрены САПР MAX+PLUS II и Quartus, языки описания аппаратуры AHDL, VHDL, VERILOG HDL. Приводятся примеры описания цифровых устройств на языках высокого уровня, а также примеры реализации некоторых алгоритмов. Приведены сведения о современных интерфейсах передачи данных, даны рекомендации по разработке печатных плат. Цель книги - помочь начинающему разработчику в выборе элементной базы и дать представление о технологии проектирования устройств на ПЛИС. | ||
| 333 | |a Книга из коллекции ДМК Пресс - Инженерно-технические науки | ||
| 610 | 0 | |a семейство max3000 | |
| 610 | 0 | |a семейство flex6000 | |
| 610 | 0 | |a семейство max7000 | |
| 610 | 0 | |a семейство flex8000 | |
| 610 | 0 | |a семейство max9000 | |
| 610 | 0 | |a семейство flex10k | |
| 610 | 0 | |a семейство apex20k | |
| 610 | 0 | |a семейство mercury | |
| 610 | 0 | |a семейство acex | |
| 610 | 0 | |a kонфигурационные пзу | |
| 610 | 0 | |a программирование и реконфигурирование в системе | |
| 610 | 0 | |a общие сведения | |
| 610 | 0 | |a процедура разработки проекта | |
| 610 | 0 | |a редакторы max plus ii | |
| 610 | 0 | |a процесс компиляции | |
| 610 | 0 | |a верификация проекта | |
| 610 | 0 | |a использование констант | |
| 610 | 0 | |a реализация булевых выражений и уравнений | |
| 610 | 0 | |a определение групп | |
| 610 | 0 | |a реализация условной логики | |
| 610 | 0 | |a описание дешифраторов | |
| 610 | 0 | |a использование для переменных значений по умолчанию | |
| 610 | 0 | |a реализация логики с активным низким уровнем | |
| 610 | 0 | |a реализация двунаправленных выводов | |
| 610 | 0 | |a объявление регистров | |
| 610 | 0 | |a создание счетчиков | |
| 610 | 0 | |a цифровые автоматы с памятью | |
| 610 | 0 | |a реализация цифровых автоматов | |
| 610 | 0 | |a задание выходных значений для состояний | |
| 610 | 0 | |a присвоение битов и значений в цифровом автомате | |
| 610 | 0 | |a цифровые автоматы с синхронными выходами | |
| 610 | 0 | |a цифровые автоматы с асинхронными выходами | |
| 610 | 0 | |a восстановление после неправильных состояний | |
| 610 | 0 | |a использование макрофункций системы max+plus ii фирмы «altera» | |
| 610 | 0 | |a определение пользовательской макрофункции | |
| 610 | 0 | |a импорт и экспорт цифровых автоматов | |
| 610 | 0 | |a реализация примитивов lcell и soft | |
| 610 | 0 | |a зарезервированные ключевые слова | |
| 610 | 0 | |a символы | |
| 610 | 0 | |a имена в кавычках и без кавычек | |
| 610 | 0 | |a группы | |
| 610 | 0 | |a булевы выражения | |
| 610 | 0 | |a логические операторы | |
| 610 | 0 | |a выражения с операторами and | |
| 610 | 0 | |a nand | |
| 610 | 0 | |a or | |
| 610 | 0 | |a xor | |
| 610 | 0 | |a & xnor | |
| 610 | 0 | |a арифметические операторы | |
| 610 | 0 | |a kомпараторы | |
| 610 | 0 | |a примитивы | |
| 610 | 0 | |a порты | |
| 610 | 0 | |a лексические элементы | |
| 610 | 0 | |a основные конструкции языка ahdl | |
| 610 | 0 | |a синтаксис прототипа функции | |
| 610 | 0 | |a синтаксис оператора вариантов | |
| 610 | 0 | |a синтаксис секции переменных | |
| 610 | 0 | |a синтаксис объявления псевдонима цифрового автомата | |
| 610 | 0 | |a объявление по умолчанию | |
| 610 | 0 | |a синтаксис порта | |
| 610 | 0 | |a синтаксические группы и списки | |
| 610 | 0 | |a алфавит языка | |
| 610 | 0 | |a kомментарии | |
| 610 | 0 | |a типы данных | |
| 610 | 0 | |a простые типы | |
| 610 | 0 | |a описание простых типов | |
| 610 | 0 | |a основы синтаксиса | |
| 610 | 0 | |a объекты | |
| 610 | 0 | |a компоненты | |
| 610 | 0 | |a операторы | |
| 610 | 0 | |a интерфейс и тело объекта | |
| 610 | 0 | |a поведенческое описание архитектуры | |
| 610 | 0 | |a потоковая форма | |
| 610 | 0 | |a структурное описание архитектуры | |
| 610 | 0 | |a описание конфигурации | |
| 610 | 0 | |a векторные сигналы и регулярные структуры | |
| 610 | 0 | |a задержки сигналов и параметры настройки | |
| 610 | 0 | |a атрибуты сигналов и контроль запрещенных ситуаций | |
| 610 | 0 | |a алфавит моделирования и пакеты | |
| 610 | 0 | |a описание монтажного «или» и общей шины | |
| 610 | 0 | |a методика верификации синтезируемого описания | |
| 610 | 0 | |a verification methodology | |
| 610 | 0 | |a моделирование элементов аппаратуры | |
| 610 | 0 | |a modeling hardware elements | |
| 610 | 0 | |a директивы компилятора | |
| 610 | 0 | |a псевдокомментарии | |
| 610 | 0 | |a pragmas | |
| 610 | 0 | |a синтаксис синтезируемого подмножества vhdl | |
| 610 | 0 | |a kраткое описание синтакиса синтезируемого подмножества vhdl | |
| 610 | 0 | |a целые числа | |
| 610 | 0 | |a integers | |
| 610 | 0 | |a действительные числа | |
| 610 | 0 | |a real | |
| 610 | 0 | |a регистры | |
| 610 | 0 | |a registers | |
| 610 | 0 | |a векторы | |
| 610 | 0 | |a vectors | |
| 610 | 0 | |a элементы с третьим состоянием | |
| 610 | 0 | |a tri-state | |
| 610 | 0 | |a арифметические операторы | |
| 610 | 0 | |a arithmetic operators | |
| 610 | 0 | |a логические операторы | |
| 610 | 0 | |a logical operators | |
| 610 | 0 | |a операторы эквивалентности | |
| 610 | 0 | |a equality | |
| 610 | 0 | |a поразрядные операторы | |
| 610 | 0 | |a bitwise operators | |
| 610 | 0 | |a операторы приведения | |
| 610 | 0 | |a reduction operator | |
| 610 | 0 | |a kонкатенация | |
| 610 | 0 | |a concatenation | |
| 610 | 0 | |a системные директивы | |
| 610 | 0 | |a system tasks | |
| 610 | 0 | |a директивы вывода результатов моделирования | |
| 610 | 0 | |a writing to standard output | |
| 610 | 0 | |a kонтроль процесса моделирования | |
| 610 | 0 | |a monitoring a simulation | |
| 610 | 0 | |a реализация на уровне логических вентилей | |
| 610 | 0 | |a gate level implementation | |
| 610 | 0 | |a реализация мультиплексора с помощью логических операторов | |
| 610 | 0 | |a logic statement implementation | |
| 610 | 0 | |a реализация с помощью оператора выбора | |
| 610 | 0 | |a case statement implementation | |
| 610 | 0 | |a тестовый модуль | |
| 610 | 0 | |a the stimulus module | |
| 610 | 0 | |a модули проекта | |
| 610 | 0 | |a design blocks modules | |
| 610 | 0 | |a тестирование | |
| 610 | 0 | |a порты | |
| 610 | 0 | |a connecting ports | |
| 610 | 0 | |a kонструкция always | |
| 610 | 0 | |a always block | |
| 610 | 0 | |a пример проектирования последовательностного устройства | |
| 610 | 0 | |a поведенческая модель счетчика | |
| 610 | 0 | |a behavioural model | |
| 610 | 0 | |a задержки | |
| 610 | 0 | |a delay | |
| 610 | 0 | |a защелкивание | |
| 610 | 0 | |a triggers | |
| 610 | 0 | |a оператор if | |
| 610 | 0 | |a if statement | |
| 610 | 0 | |a оператор ветвления | |
| 610 | 0 | |a conditional operator | |
| 610 | 0 | |a цикл while | |
| 610 | 0 | |a while loop | |
| 610 | 0 | |a цикл repeat | |
| 610 | 0 | |a repeat loop | |
| 610 | 0 | |a открытие файла | |
| 610 | 0 | |a opening a file | |
| 610 | 0 | |a инициализация регистровых файлов | |
| 610 | 0 | |a initialising memories | |
| 610 | 0 | |a задание векторов входных сигналов для моделирования | |
| 610 | 0 | |a verilog input vectors | |
| 610 | 0 | |a список операторов verilog | |
| 610 | 0 | |a kлючевые слова | |
| 610 | 0 | |a keywords | |
| 610 | 0 | |a типы цепей | |
| 610 | 0 | |a net types | |
| 610 | 0 | |a триггеры | |
| 610 | 0 | |a тактируемые передним фронтом | |
| 610 | 0 | |a rising edge flipflop | |
| 610 | 0 | |a тактируемые передним фронтом с асинхронным сбросом | |
| 610 | 0 | |a rising edge flipflop with asynchronous reset | |
| 610 | 0 | |a тактируемые передним фронтом с асинхронной предустановкой | |
| 610 | 0 | |a rising edge flipflop with asynchronous preset | |
| 610 | 0 | |a тактируемые передним фронтом с асинхронным сбросом и предустановкой | |
| 610 | 0 | |a rising edge flepflop with asynchronous reset and preset | |
| 610 | 0 | |a тактируемые передним фронтом с синхронным сбросом | |
| 610 | 0 | |a rising edge flipflop with synchronous reset | |
| 610 | 0 | |a тактируемые передним фронтом с синхронной предустановкой | |
| 610 | 0 | |a rising edge flipflop with synchronous preset | |
| 610 | 0 | |a тактируемые передним фронтом с асинхронным сбросом и разрешением тактового сигнала | |
| 610 | 0 | |a rising edge flipflop with asynchronous reset and clock enable | |
| 610 | 0 | |a защелка с разрешением выхода | |
| 610 | 0 | |a d-latch with data and enable | |
| 610 | 0 | |a защелка с входом данных с разрешением | |
| 610 | 0 | |a d-latch with gated asynchronous data | |
| 610 | 0 | |a защелка с входом разрешения | |
| 610 | 0 | |a d-latch with gated enable | |
| 610 | 0 | |a защелка с асинхронным сбросом | |
| 610 | 0 | |a d-latch with asynchronous reset | |
| 610 | 0 | |a построение устройств потоковой обработки данных | |
| 610 | 0 | |a datapath logic | |
| 610 | 0 | |a счетчики | |
| 610 | 0 | |a арифметические устройства | |
| 610 | 0 | |a kонечные автоматы | |
| 610 | 0 | |a finite state machine | |
| 610 | 0 | |a элементы ввода-вывода | |
| 610 | 0 | |a параметризация | |
| 610 | 0 | |a специфика проектирования устройств с учетом архитектурных особенностей плис | |
| 610 | 0 | |a совместное использование ресурсов | |
| 610 | 0 | |a дублирова | |
| 675 | |a 621.3.049.77 | ||
| 686 | |a 32.84402 |2 rubbk | ||
| 700 | 1 | |a Стешенко |b В. Б. | |
| 801 | 1 | |a RU |b Издательство Лань |c 20250516 |g RCR | |
| 856 | 4 | |u http://e.lanbook.com/books/element.php?pl1_id=60976 | |
| 856 | 4 | 1 | |u https://e.lanbook.com/img/cover/book/60976.jpg |
| 953 | |a https://e.lanbook.com/img/cover/book/60976.jpg | ||