Programmable logic devices, E-course
| Autor principal: | |
|---|---|
| Autor corporatiu: | |
| Sumari: | Title screen Build an effective FPGA design using synchronous design techniques, instantiate appropriate device resources, use proper HDL coding techniques, make good pin assignments, set basic timing constraints, and use the Quartus II to build, synthesize, implement, and download a design. В курсе рассматривается разработка и построение высокотехнологичных устройств с использованием архитектуры FPGA. Применение параллельных структур программируемой логики, использование правильного построения HDL описания схемы, оптимального назначения выходов и входов, применение временных ограничений, накладываемых на устройство позволяют разработать, синтезировать, и внедрить разработанную схему в устройство. Доступ по логину и паролю |
| Idioma: | anglès |
| Publicat: |
Томск, TPU Moodle, 2016
|
| Matèries: | |
| Accés en línia: | https://design.lms.tpu.ru/course/view.php?id=1445 |
| Format: | Electrònic Llibre |
| KOHA link: | https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=652070 |
MARC
| LEADER | 00000nlm0a2200000 4500 | ||
|---|---|---|---|
| 001 | 652070 | ||
| 005 | 20231102025838.0 | ||
| 035 | |a (RuTPU)RU\TPU\network\17333 | ||
| 035 | |a RU\TPU\network\17329 | ||
| 090 | |a 652070 | ||
| 100 | |a 20161201d2016 m y0engy50 ba | ||
| 101 | 0 | |a eng |d rus | |
| 102 | |a RU | ||
| 105 | |a a j 000zy | ||
| 135 | |a jrcn ---uucaa | ||
| 181 | 0 | |a i | |
| 182 | 0 | |a b | |
| 200 | 1 | |a Programmable logic devices |e e-course |f Yu. V. Shulgina | |
| 203 | |a Text |c electronic | ||
| 210 | |a Томск |c TPU Moodle |d 2016 | ||
| 230 | |a Electronic data | ||
| 300 | |a Title screen | ||
| 330 | |a Build an effective FPGA design using synchronous design techniques, instantiate appropriate device resources, use proper HDL coding techniques, make good pin assignments, set basic timing constraints, and use the Quartus II to build, synthesize, implement, and download a design. | ||
| 330 | |a В курсе рассматривается разработка и построение высокотехнологичных устройств с использованием архитектуры FPGA. Применение параллельных структур программируемой логики, использование правильного построения HDL описания схемы, оптимального назначения выходов и входов, применение временных ограничений, накладываемых на устройство позволяют разработать, синтезировать, и внедрить разработанную схему в устройство. | ||
| 333 | |a Доступ по логину и паролю | ||
| 606 | 1 | |a Цифровая схемотехника |2 stltpush |3 (RuTPU)RU\TPU\subj\60463 |9 77751 | |
| 610 | 1 | |a электронный ресурс | |
| 610 | 1 | |a труды учёных ТПУ | |
| 610 | 1 | |a электронное обучение | |
| 610 | 1 | |a электронные курсы ТПУ | |
| 610 | 1 | |a Verilog | |
| 610 | 1 | |a VHDL | |
| 610 | 1 | |a FPGA | |
| 610 | 1 | |a языки описания | |
| 610 | 1 | |a вентили | |
| 610 | 1 | |a триггеры | |
| 610 | 1 | |a технологии | |
| 610 | 1 | |a интерфейсы | |
| 610 | 1 | |a электронные учебные пособия | |
| 610 | 1 | |a учебные пособия | |
| 675 | |a 004.312(075.8) |v 4 | ||
| 700 | 1 | |a Shulgina |b Yu. V. |c specialist in the field of electronics |c engineer Tomsk Polytechnic University |f 1987- |g Yulia Viktorovna |2 stltpush |3 (RuTPU)RU\TPU\pers\33688 | |
| 712 | 0 | 2 | |a Национальный исследовательский Томский политехнический университет (ТПУ) |b Институт неразрушающего контроля (ИНК) |b Кафедра промышленной и медицинской электроники (ПМЭ) |h 64 |2 stltpush |3 (RuTPU)RU\TPU\col\18719 |
| 801 | 2 | |a RU |b 63413507 |c 20220114 |g RCR | |
| 856 | 4 | |u https://design.lms.tpu.ru/course/view.php?id=1445 | |
| 900 | |a Electronics and Nanoelectronics | ||
| 900 | |a Электроника и наноэлектроника | ||
| 942 | |c CF | ||
| 954 | |b 11.04.04 | ||