Вычисление БПФ на многоядерных процессорах с архитектурами Intel и DSP-микроконтроллерах c архитектурой ARM на выборках до 4096 элементов; Молодежь и современные информационные технологии; Т. 1

Bibliografski detalji
Parent link:Молодежь и современные информационные технологии: сборник трудов XII Всероссийской научно-практической конференции студентов, аспирантов и молодых ученых, г. Томск, 12-14 ноября 2014 г./ Национальный исследовательский Томский политехнический университет (ТПУ), Институт кибернетики (ИК) ; ред. кол. Е. А. Сикора [и др.].— , 2014
Т. 1.— 2014.— [С. 279-280]
Glavni autor: Черемнов А. Г.
Autor kompanije: Национальный исследовательский Томский политехнический университет (ТПУ) Институт кибернетики (ИК) Кафедра автоматики и компьютерных систем (АИКС)
Daljnji autori: Аврамчук В. С. Валерий Степанович (научный руководитель)
Sažetak:Заглавие с титульного экрана
Jezik:ruski
Izdano: 2014
Serija:Интеллектуальные и виртуальные системы
Teme:
Online pristup:http://earchive.tpu.ru/handle/11683/20128
http://www.lib.tpu.ru/fulltext/c/2014/C04/V1/131.pdf
Format: Elektronički Poglavlje knjige
KOHA link:https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=610647

MARC

LEADER 00000naa2a2200000 4500
001 610647
005 20260428143426.0
035 |a (RuTPU)RU\TPU\conf\8280 
035 |a RU\TPU\conf\8279 
090 |a 610647 
100 |a 20150202d2014 k y0rusy50 ca 
101 0 |a rus 
102 |a RU 
135 |a drgn ---uucaa 
181 0 |a i  
182 0 |a b 
200 1 |a Вычисление БПФ на многоядерных процессорах с архитектурами Intel и DSP-микроконтроллерах c архитектурой ARM на выборках до 4096 элементов  |f А. Г. Черемнов, В. С. Аврамчук  |g науч. рук. В. С. Аврамчук 
203 |a Текст  |c электронный 
225 1 |a Интеллектуальные и виртуальные системы 
300 |a Заглавие с титульного экрана 
320 |a [Библиогр.: с. 280 (10 назв.)] 
337 |a Adobe Reader 
461 1 |0 (RuTPU)RU\TPU\conf\7802  |t Молодежь и современные информационные технологии  |o сборник трудов XII Всероссийской научно-практической конференции студентов, аспирантов и молодых ученых, г. Томск, 12-14 ноября 2014 г.  |o в 2 т.  |f Национальный исследовательский Томский политехнический университет (ТПУ), Институт кибернетики (ИК) ; ред. кол. Е. А. Сикора [и др.]  |d 2014 
463 0 |0 (RuTPU)RU\TPU\conf\7790  |t Т. 1  |v [С. 279-280]  |d 2014 
610 1 |a труды учёных ТПУ 
610 1 |a электронный ресурс 
610 1 |a вычисления 
610 1 |a БПФ 
610 1 |a быстрое преобразование Фурье 
610 1 |a многоядерные процессоры 
610 1 |a архитектура 
610 1 |a Intel 
610 1 |a DSP-микропроцессоры 
610 1 |a ARM-архитектура 
610 1 |a выборки 
610 1 |a цифровые сигналы 
610 1 |a микроконтроллеры 
700 1 |a Черемнов  |b А. Г. 
701 1 |a Аврамчук  |b В. С.  |c специалист в области автоматики и компьютерной техники  |c доцент Томского политехнического университета, кандидат технических наук  |f 1978-  |g Валерий Степанович  |3 (RuTPU)RU\TPU\pers\25928 
702 1 |a Аврамчук  |b В. С.  |c специалист в области автоматики и компьютерной техники  |c доцент Томского политехнического университета, кандидат технических наук  |f 1978-  |g Валерий Степанович  |4 727 
712 0 2 |a Национальный исследовательский Томский политехнический университет (ТПУ)  |b Институт кибернетики (ИК)  |b Кафедра автоматики и компьютерных систем (АИКС)  |3 (RuTPU)RU\TPU\col\18698 
801 2 |a RU  |b 63413507  |c 20210318  |g RCR 
856 4 |u http://earchive.tpu.ru/handle/11683/20128 
856 4 |u http://www.lib.tpu.ru/fulltext/c/2014/C04/V1/131.pdf 
942 |c BK