Исследование аппаратной реализации алгоритмов вычисления контрольной суммы CRC32; Вестник науки Сибири; № 5 (6)
| Parent link: | Вестник науки Сибири: электронный научный журнал/ Томский политехнический университет (ТПУ).— , 2011-.— 2226-0064 № 5 (6).— 2012.— [С. 82-86] |
|---|---|
| Hlavní autor: | |
| Další autoři: | |
| Shrnutí: | Заглавие с титульного листа Проведено исследование аппаратных реализаций матричного и табличного алгоритмов вычисления контрольной суммы CRC32 на ПЛИС Cyclone фирмы Altera макета SDK-6.1 на основе сравнения блоков вычисления CRC32 по занимаемым логическим ячейкам и временным задержкам. |
| Jazyk: | ruština |
| Vydáno: |
2012
|
| Edice: | Информационные технологии и системы управления |
| Témata: | |
| On-line přístup: | http://earchive.tpu.ru/handle/11683/15955 |
| Médium: | Elektronický zdroj Kapitola |
| KOHA link: | https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=496468 |
| Fyzický popis: | 1 файл (684 Кб) |
|---|---|
| Shrnutí: | Заглавие с титульного листа Проведено исследование аппаратных реализаций матричного и табличного алгоритмов вычисления контрольной суммы CRC32 на ПЛИС Cyclone фирмы Altera макета SDK-6.1 на основе сравнения блоков вычисления CRC32 по занимаемым логическим ячейкам и временным задержкам. |