|
|
|
|
| LEADER |
00000nam0a2200000 4500 |
| 001 |
47655 |
| 005 |
20231101211113.0 |
| 010 |
|
|
|a 5941200331
|
| 035 |
|
|
|a (RuTPU)RU\TPU\book\49771
|
| 090 |
|
|
|a 47655
|
| 100 |
|
|
|a 20030219d2002 km y0rusy50 ca
|
| 101 |
0 |
|
|a rus
|
| 102 |
|
|
|a RU
|
| 105 |
|
|
|a y z 001zy
|
| 200 |
1 |
|
|a ПЛИС фирмы "ALTERA": элементная база, система проектирования и языки описания аппаратуры
|f В. Б. Стешенко
|
| 210 |
|
|
|a Москва
|c Додэка-XXI
|d 2002
|
| 215 |
|
|
|a 576 с.
|
| 225 |
1 |
|
|a Мировая электроника
|
| 320 |
|
|
|a Библиогр.: с. 572-573.
|
| 606 |
1 |
|
|a Интегральные микросхемы,программируемые логические
|2 stltpush
|3 (RuTPU)RU\TPU\subj\38052
|9 58766
|
| 610 |
1 |
|
|a электроника
|
| 610 |
1 |
|
|a интегральные схемы
|
| 610 |
1 |
|
|a ПЛИС
|
| 610 |
1 |
|
|a архитектура
|
| 610 |
1 |
|
|a устройства
|
| 610 |
1 |
|
|a САПР MAX+PLUS
|
| 610 |
1 |
|
|a аппаратура
|
| 610 |
1 |
|
|a языки описания
|
| 610 |
1 |
|
|a AHDL
|
| 610 |
1 |
|
|a VHDL
|
| 610 |
1 |
|
|a Verilog HDL
|
| 610 |
1 |
|
|a цифровые устройства
|
| 610 |
1 |
|
|a проектирование
|
| 675 |
|
|
|a 621.382.049.77
|v 3
|
| 700 |
|
1 |
|a Стешенко
|b В. Б.
|g Владимир Борисович
|
| 801 |
|
1 |
|a RU
|b 63413507
|c 20030219
|g PSBO
|
| 801 |
|
2 |
|a RU
|b 63413507
|c 20201027
|g PSBO
|
| 942 |
|
|
|c BK
|
