Text this: VHDL-симулятор как средство верификации поведенческих моделей блоков встроенных систем; Автоматизация и современные технологии; № 1