APA aipamena

Третьяков В. Е., Шарипова Н. Н., & Завадская Э. А. (2002). VHDL-симулятор как средство верификации поведенческих моделей блоков встроенных систем; Автоматизация и современные технологии; № 1. 2002.

Chicago Style aipamena

Третьяков В. Е., Шарипова Н. Н., and Завадская Э. А. VHDL-симулятор как средство верификации поведенческих моделей блоков встроенных систем; Автоматизация и современные технологии; № 1. 2002, 2002.

MLA aipamena

Третьяков В. Е., et al. VHDL-симулятор как средство верификации поведенческих моделей блоков встроенных систем; Автоматизация и современные технологии; № 1. 2002, 2002.