|
|
|
|
| LEADER |
00000nam0a2200000 4500 |
| 001 |
27372 |
| 005 |
20231101205805.0 |
| 010 |
|
|
|a 594020001X
|
| 035 |
|
|
|a (RuTPU)RU\TPU\book\27621
|
| 035 |
|
|
|a BOOK00027696
|
| 090 |
|
|
|a 27372
|
| 100 |
|
|
|a 20011209d2000 km y0rusy50 ca
|
| 101 |
0 |
|
|a rus
|
| 102 |
|
|
|a RU
|
| 105 |
|
|
|a y z 000zy
|
| 200 |
1 |
|
|a ПЛИС фирмы ALTERA
|f В. Б. Стешенко
|
| 210 |
|
|
|a Москва
|c Додэка
|d 2000
|
| 215 |
|
|
|a 128 с.
|
| 517 |
1 |
|
|a Проектирование устройств обработки сигналов
|
| 606 |
1 |
|
|a Интегральные микросхемы,программируемые логические
|2 stltpush
|3 (RuTPU)RU\TPU\subj\38052
|9 58766
|
| 610 |
1 |
|
|a электроника
|
| 610 |
1 |
|
|a ПЛИС
|
| 610 |
1 |
|
|a программируемые логические схемы
|
| 610 |
1 |
|
|a интегральные схемы
|
| 610 |
1 |
|
|a элементная база
|
| 610 |
1 |
|
|a САПР MAX+PLUS II
|
| 610 |
1 |
|
|a языки описания
|
| 610 |
1 |
|
|a VHDL
|
| 610 |
1 |
|
|a алгоритмы
|
| 675 |
|
|
|a 621.382.049.77
|v 3
|
| 700 |
|
1 |
|a Стешенко
|b В. Б.
|
| 801 |
|
0 |
|a RU
|b 63413507
|c 20011209
|g PSBO
|
| 801 |
|
2 |
|a RU
|b 63413507
|c 20150521
|g PSBO
|
| 942 |
|
|
|c BK
|
