Исследование аппаратных реализаций табличного и матричного алгоритмов вычисления CRC32; Известия Томского политехнического университета [Известия ТПУ]; Т. 322, № 5 : Управление, вычислительная техника и информатика
| Parent link: | Известия Томского политехнического университета [Известия ТПУ]/ Томский политехнический университет (ТПУ).— , 2000- Т. 322, № 5 : Управление, вычислительная техника и информатика.— 2013.— [С. 182-186] |
|---|---|
| Glavni avtor: | |
| Drugi avtorji: | |
| Izvleček: | Заглавие с титульного листа Электронная версия печатной публикации Приведено описание аппаратных реализаций матричного и табличного алгоритмов вычисления контрольной суммы CRC32 на программируемых логических интегральных схемах Cyclone фирмы Altera макета SDK-6.1. Показаны особенности аппаратной реализации на примере описания блоков вычисления CRC32 и работоспособность спроектированных устройств на конкретных примерах. Проведено исследование алгоритмов на основе сравнения блоков вычисления CRC32 по занимаемым логическим ячейкам и временным задержкам. |
| Jezik: | ruščina |
| Izdano: |
2013
|
| Serija: | Алгоритмическое и программное обеспечение |
| Teme: | |
| Online dostop: | http://earchive.tpu.ru/bitstream/11683/4828/1/bulletin_tpu-2013-322-5-36.pdf |
| Format: | Elektronski Book Chapter |
| KOHA link: | https://koha.lib.tpu.ru/cgi-bin/koha/opac-detail.pl?biblionumber=240477 |