|
|
|
|
| LEADER |
00000nam2a2200000 4500 |
| 001 |
217556 |
| 005 |
20231101230128.0 |
| 010 |
|
|
|a 5796600249
|
| 035 |
|
|
|a (RuTPU)RU\TPU\book\237556
|
| 035 |
|
|
|a RU\TPU\book\237552
|
| 090 |
|
|
|a 217556
|
| 100 |
|
|
|a 20120606d1988 k y0rusy5003 ca
|
| 101 |
0 |
|
|a rus
|
| 102 |
|
|
|a LV
|
| 105 |
|
|
|a a z 001zy
|
| 200 |
0 |
|
|a Вып. 2 : Логическое проектирование протоколов
|f под ред. В. А. Пелипейко
|
| 210 |
|
|
|d 1988
|
| 215 |
|
|
|d 20 см
|a 275 с.
|c граф.
|
| 320 |
|
|
|a Библиогр. в конце ст.
|
| 461 |
|
1 |
|0 (RuTPU)RU\TPU\book\235521
|t Вычислительные сети
|o [сборник статей]
|f Академия наук Латвийской ССР (АН ЛатССР), Институт электроники и вычислительной техники (ИЭиВТ)
|v Вып. 2 : Логическое проектирование протоколов
|d 1984-1990
|
| 606 |
1 |
|
|a Вычислительные сети
|2 stltpush
|3 (RuTPU)RU\TPU\subj\67469
|9 83254
|
| 610 |
1 |
|
|a протоколы
|
| 610 |
1 |
|
|a логическое проектирование
|
| 610 |
1 |
|
|a разработка
|
| 610 |
1 |
|
|a формальное описание
|
| 610 |
1 |
|
|a анализ
|
| 610 |
1 |
|
|a реализация
|
| 675 |
|
|
|a 681.324
|z rus
|v 3
|
| 702 |
|
1 |
|a Пелипейко
|b В. А.
|4 340
|
| 801 |
|
0 |
|a RU
|b RuMRKP
|c 19950704
|g psbo
|
| 801 |
|
1 |
|a RU
|b 63413507
|c 20120606
|
| 801 |
|
2 |
|a RU
|b 63413507
|c 20171026
|g RCR
|
| 942 |
|
|
|c BK
|
